(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(11) 62-245658 (A) (43) 26.10.1987 (19) JP (21) Appl. No. 61-87927 (22) 18.4.1986


(71) HITACHI LTD (72) KAZUHIRO KOMORI(1)


(51) Int. Cl. H01L27/10,G11C17/00

PURPOSE: To obtain high threshold voltage even when the dosage of channel doping is low by a method wherein the threshold voltage of an MISFET is controlled by the selection of conductivity type of the semiconductor layer,

which constitutes a gate electrode, and the doping of a channel.

CONSTITUTION: The word wire WL, provided on a gate insulating film 3 consists of a p-type semiconductor layer 4 and the high melting point metal silicide provided on the layer 4. On the other hand, n* type semiconductor regions 8 and 9 are provided in a semiconductor substrate 1. MISFET Q1 and Q2 are formed using the word wire WL₁, the regions 8 and 9 as a gate electrode, a source electrode and a drain region. In this, case, as the word wire WL, is constituted using the layer 4, the difference in the work function between the gate electrode and the substrate 1 can be made larger when compared with the case wherein an n-type semiconductor layer is used instead of the layer 4. Accordingly, the dosage of the channel doping can be reduced in the amount of increase in the above-mentioned difference. As a result, the deterioration in characteristics of the FET Q1 and Q2 can be prevented effectively.





2: field insulating film, 6: n-type semiconductor layer, A: WL_1 word wire, B: WL_2 word wire

THIS PAGE BLANK (USE ...,

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 245658

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和62年(1987)10月26日

H 01 L 27/10 G 11 C 17/00 7735-5F

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 半導体集積回路装置

②特 願 昭61-87927

郊出 願 昭61(1986)4月18日

70発明者 小森

和宏

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

砂発 明 者 竹 田

の代 理 人

(基)

弁理士 小川 勝男

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

東京都千代田区神田駿河台4丁目6番地

⑪出 願 人 株式会社日立製作所

外1名

明如心

1. 発明の名称

半职体数较回路装口

2. 特許的求の質用

- 1. MISPETから成る粒徴のメモリセルを具御し、上記MISPETのしらい位は圧を制御することにより上配メモリセルに情保を存む込むようにした半導体祭和回路装置であって、上配MISFETのゲート就極を構成する半導体層の導電型の選択とチャネルドーピングとにより上記MISFETの上記しきい値電圧を制御したことを特徴とする半導体祭徒回路装置。
- 2. 低いしきい値電圧を有する上記MISFET の上記ゲート電極を存成する上記半導体 層の導電型を n 型とし、高いしきい値電圧を有する上記MISFETを構成する上記半導体層の導電型を p 型としたことを特徴とする特許却求の範囲第1項記載の半導体祭和回路装置。
- 3. 上記半導体層が多輪品Si顧であることを特徴 とする特許額求の範囲第1項又は第2項記載の

- 1 -

半草体复数园路装冠.

- 5 . 上配半草体 Q 粒 回路 裝 口 が マスク R O M で あることを 特徴とする 特許 舶 求の 箆 開第 1 項 ~ 第 4 項の いずれ か 一 項配 戗 の 半導体 袋 粒 回路 装 置 ・
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体祭積回路装置に関し、特に、マスクROM(Read Only Henory)のメモリセルを構成するMISFETのしきい賃電圧の制御に適用して有効な技術に関するものである。

〔従来の技術〕

マスクROMにおいては、通常、MISFETによりメモリセルが構成され、このメモリセルへの情報の容を込みは、上記MISFETのしきい値位圧を制御することにより行われる。そして、例えば低いしきい値位圧(例えば0.5V)を有

するMISFETに情報"I"を対応させ、高いし きい値電圧(例えば3V)を有するMISFET に情報"0"を対応させている。

上記MISFETのしきい値電圧の制御方法としては、例えば特開昭56-130963号公報に記載されているように、MISFETのチャネル部に不純物のイオン打込み(チャネルドーピング)を行う方法が知られている。

〔発明が解決しようとする問題点〕

5. 沙湾

上述の情報"0"に対応するMISFETのしきい値電圧(高いしきい値電圧)は、情報"1"との判別を容易にするためには高い程良く、例えば4
V以上が望まれる場合がある。しかしながら、しきい値電圧を高くするためにはチャネルドーピングのドーズ量を高くしなければならず、この傾しはゲート絶縁膜の薄膜化に伴い著しくなる。 R の完成に要する時間、すなわちターンフラウンドタイム(Turn Around Time)の短縮を図るためにA1配線の形成後にチャネルドーピングを行う場

上記した手段によれば、ゲート電極を構成する 半導体層の導電型の相違による仕事関数 Φ s の差 だけゲート電極と半導体基板との仕事関数の差 Φ s s が大きくなるため、この分だけチャネルド

- 3 -

以下、本発明の構成について、一実施例に基づ き図面を参照しながら説明する。

{実施例}

なお、全国において、同一の機能を有するもの には同一の符号を付け、その繰り返しの説明は省 略する。

第1回及び第2回に示すように、本実施例によるマスクROMにおいては、例えばp型Si基板のような半導体基板1に例えばSiO。 膜のようなフィールド絶縁膜2が設けられ、これによって素子分離が行われている。符号WL」は例えばSiO。 膜のようなゲート絶縁膜3上に設けられたワード線であって、例えばB(ホウ素)のようなp型本場物がドープされたp型多結晶Si膜のようなp型半導体層4及びこのp型半導体層4上に設けられ

合には、低温のアニールしか行えないため、チャネルドーピングのドーズ量が高いと不純物の電気 的活性化を十分に行うことが困難となる。このた め、ドレイン領域とチャネル部との接合における リーク、耐圧の低下、ホットキャリアの発生によ る特性劣化等が生ずるという問題がある。

本発明の目的は、チャネルドーピングのドーズ 量が低くても高いしきい値電圧を得ることが可能 な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

[問題点を解決するための手段]

本順において関示される発明のうち、代表的な ものの概要を説明すれば、下記のとおりである。

すなわち、MISFETのゲート電極を構成する半導体層の導電型の選択とチャネルドーピングとにより上記MISFETのしきい値電圧を制御している。

(作用)

4

た例えばNoSia 膜やWSia 膜のような高融点金属ケイ化物膜5から成る。また符号WLa もゲート・絶縁膜3上に設けられたワード線であって、例えばP(リン)のようなn型不純物がドープされたn型多結晶Si膜のようなn型半導体層6上に設けられた高融点金属ケイ化物膜5から成る。なお符号7は、例えばSiOa 膜のような絶縁膜である。

3

ور د د د د د

.]

· -- >

;

さらに、上記 n*型半導体領域 8、9、絶縁膜 7等の上には、例えば P S G (リンシリケートガラス)膜のような絶縁膜 1 0 がこれらを覆うように設けられている。なお第1 図においては、図面を見やすくするために絶縁膜 1 0 の図示を省略した。そして、この絶縁膜 1 0 に設けられたコンタクト

- 7 -

次に第4図に示すように、上記絶縁膜7、高融点金属ケイ化物膜5、多結晶Si膜6及びゲート絶縁限3をエッチングにより所定形状にパターンニングしてワード線WLi、WLaを形成する。次にこれらのワード線WLi、WLaをマスクとして半導体基板1中に例えばAs(ヒ素)のようなn型不純物をイオン打込み等により高濃度にドープした後、例えば950℃で20分程度アニールを行

ホール10a~10cを通じて、例えばAl腹から成るソース線SL:、SL2及びビット線BL (第1図においてはいずれも一点頻線で示す)が それぞれ『型半導体領域8、9にコンタクトして

次に、上述のように構成された本実施例による マスクROMの製造方法につき説明する。

まず第1回に示すように、半導体基板1に例えば選択酸化法によりフィールド絶象膜2を形成する。

次に、このフィールド絶縁膜2で囲まれた活性 領域の表面を熱酸化して、第3回に示すように、 例えば膜厚350A程度のゲート絶縁膜3を形成 した後、このゲート絶縁膜3を介して半導体基板 1中にB等の低濃度イオン打込みによるチャネル ドーピングを行う。なおこのチャネルドーピングを行う。なおこのチャネルによるチャネル は、MISFETQ4のしきい値電圧を低いしき い値電圧(例えば0。5V)に設定する条件で行 う。次に上記ゲート絶縁膜3上に例えばCV D 法 により例えば膜厚2000 A 程度の多結晶Si膜の

って不純物の電気的活性化を行い、これによりn 型半導体領域 8、9を形成する。この後、ワード 線 W L I、 W L a の下方の部分以外のゲート絶縁 膜 3 を除去する。

- 8 -

Smith on a

次に第5図に示すように、例えばCVD法によ り例えば護厚3500人程度のPSG膜のような 絶縁膜10を全面に形成した後、この絶縁膜10 の所定部分をエッチング除去してコンタクトホー ル10a~10cを形成する。 次に全面に例えば A1膜をスパッタ法、蒸着法等により形成した後、 このA1膜を所定形状にパターンニングして、ソー ス線SL:、SL2及びビット線BLを形成する。 次にワード線W L: の上部の絶象膜 1 O のみが露 出するように他の部分を例えばフォトレジスト膜 11で覆った後、このフォトレジスト膜11をマ スクとして例えばBのようなp型不純物のイオン 打込みを行う。このp型不純物のイオン打込みは、 MISFETQ」のしきい値電圧の設定のための チャネルドーピングとn型半導体層6の導電型を 反転させるためのドーピングとを兼用し、そのイ

オン打込み条件は、しきい値電圧を例えば3V程 度シフトさせると共に、 n 型半導体層 6 の導電型 を反転させて第2回に示すようにp型半導体層4 を形成することができるように選ぶ。このイオン 打込みの具体的な条件としては、例えばp型不純 物としてBを用い、打込みエネルギーとして25 0 keV、ドーズ量として1014~1015/ai (半導体暦 6 中の濃度は例えば10 19~10 20 / ad程度、ゲート輪級限3との界面近傍における半 導体基板1中の濃度は例えば10¹⁷ノal)を用い る。このようにして、p型不純物のドーピングに よりn型半導体階6がp型半導体層4に変化され るので、チャネルドーピングによるしきい質覚圧 の増大(例えば3V)に加えて、既述のようにこ の p 型半導体層 4 と n 型半導体層 6 との仕事関数 Φs の差 (Siの場合、約leV) だけ、すなわち例 えば1V程度しきい値電圧を高くすることができ る。これによって、比較的低いドーズ量のチャネ ルドーピングによって、例えば 4 V 程度の高いし さい値能圧を有するMISFETQ」を得ること

ar or E

3 to \$100

1 - " - 1 - 1

- 11 -

き込まれたマスクROMを短時間で製造することができる。すなわち、ターンアラウンドタイムの 、 短縮を図ることができる。

以上、本発明者によってなされた発明を、前記 実施例に基づき具体的に説明したが、本発明は、 前記実施例に限定されるものではなく、その要旨 を逸脱しない範囲において、種々変形し得ること は勿論である。

例えば、本発明は、マスクROMを含む各種半 導体集積回路装置に適用することができる。 「春町の効果)

本順において開示される発明のうち、代表的な ものによって得られる効果を簡単に説明すれば、 下記のとおりである。

すなわち、チャネルドーピングのドーズ量が低くても高いしきい値電圧を得ることが可能である。

、4.図面の簡単な説明

第1図は、本発明の一実施例によるマスクRO Mの平面図、

第2回は、第1回に示すマスクROMのA-A

ができる。

なおこの p 型不純物のイオン打込みは 2 段階に分けて行うこともでき、例えば 1 同日のイオン打込み (チャネルドーピング) によりしきい値 電圧を例えば 3 V 程度シフトさせ、 2 回日のイオン打込みにより n 型半導体層 6 の導電型を反転させて p 型半導体層 4 を形成してもよい。この場合、 1回日のイオン打込みは、例えば B を用いて打込みエネルギー 3 5 0 k e V、ドーズ量 1 × 1 0 14 ~ 1 0 15 / cd の条件で行う。

上述のイオン打込みを行った後、フォトレジスト膜11を除去し、次いで例えばH。中でアニールを行うことにより不純物の電気的活性化を行って、第1回及び第2回に示すように目的とするマスクROMを完成させる。

上述の製造方法によれば、MISFETQ」の高いしきい館電圧の制御をマスクROMの製造工程の最終工程で行っているので、所望の情報が書


- 12


線の断面図、

第3回~第5回は、第1回に示すマスクROMの製造方法の一例を工程順に示す断面図である。

図中、1 …半導体基板、3 … ゲート絶縁膜、4 … p 型半導体層、5 … 高融点金属ケイ化物膜、6 … n 型半導体層、7、10 … 絶縁膜、11 … フォトレジスト膜、W L 1 、 W L 2 … ワード線、S L 1 、 S L 2 、 ソース線、B L … ビット線であ

代理人 非理士 小川勝男





THIS PAGE BLANK (USPTO,